瑞薩全球首發PCIe 6.0計時方案 支持全部新特性

1月份，PCI-SIG組織正式發布了PCIe 6.0標準規范，帶寬繼續翻倍，x16單向可達128GB/s，而且升級了PAM4脈沖調幅信令、FEC前向糾錯機制、FLIT流量控制單元編碼，是歷代變化最大的一次。

此前，Rambus曾全球首個發布了完全符合PCIe 6.0的控制器，支持全部新特性。

現在，日本瑞薩電子又發布了全球首個PCIe 6.0標準的計時方案，包括11款時鐘緩沖器(clock buffer)、4款多路復用器(multiplexer)，以及時鐘發生器(clock generator)，為數據中心、云計算、網絡、高速工業應用提供完整的產品線。

瑞薩稱，PCIe 6.0帶寬提升的同時，要求時鐘抖動(ClockJitter)不超過100fps RMS，而瑞薩的RC190xx系列時鐘緩沖器、RC192xx系列多路復用器時鐘抖動僅僅4fps RMS，等于幾乎沒有任何噪聲。

同時，輸入輸出延遲為1.4ns，輸出輸出偏差為35ps，電源電壓抑制比(PSRR)-80dB@100kHz，都可以保證充分的系統穩定性，并支持斷電容忍(PDT)、彈性啟動序列(FSS)，以確保一場系統狀態下的穩定性。

此外，功耗也比前代產品降低了30%。

瑞薩的PCIe 6.0時鐘緩沖器可選4、8、13、16、20、24輸出，多路復用器可選2、4、8、16輸出，封裝尺寸都僅僅3×3毫米。

關鍵詞： 計時方案 全球首個 瑞薩全球首發 支持全部新特性